LVDS信號不僅是差分信號，也是高速數(shù)字信號。必須采取措施傳輸LVDS的PCB線，防止信號在媒體終端反射，減少電磁干擾，確保信號的完整性。PCB接線時應注意以下問題。
1.采用多層板結構。
帶有LVDS信號的PCB一般建議采用多層板結構形式。由于LVDS信號屬于高速信號，相鄰層應為地層，并屏蔽LVDS信號以防止干擾。此外，對于密度較低的板，如果物理空間條件允許，最好將LVDS信號與其他信號分別放置在不同的層。例如，對于4層板，通常可以按以下布置：LVDS信號層。地層。電源層。其他信號層。
包含LVDS信號的PCB設計實例如圖所示。
該板為16層多層印刷板。LVDS信號分別走在L1和L16層，L1屏蔽層為G2，L16屏蔽層為G15(其中G2.G15為完整地平面)，不僅可以減少孔數(shù)，保證接線最短，而且每個LVDS信號層都靠近完整地平面。
2.控制傳輸線的阻抗。
LVDS信號的電壓振幅僅為350mV，以電流驅(qū)動的差分信號工作。為確保信號在傳輸線中傳輸時不受反射信號的影響，LVDS信號要求傳輸線阻抗控制，其中單線阻抗為50ω，差分阻抗為(100±10)ω。阻抗控制直接影響信號的完整性和延遲。
a.確定接線模式、參數(shù)和計算阻抗。
LVDS分為外微帶線差分模式和內(nèi)帶狀線差分模式。在實際應用中，一些高速電路模擬分析工具可以通過合理設置層疊厚度和介質(zhì)參數(shù)來調(diào)整線寬和線間距，計算單線和差分阻抗結果，從而達到阻抗控制的目的。相關阻抗計算軟件(如POLAR-SI6000.CADENCE的ALLEGRO.Mentor的EPlaner等。)也可以通過合理設置參數(shù)來計算。請參考4.3節(jié)的內(nèi)容。從計算公式可以看出，阻抗值與絕緣層厚度成正比，與介電常數(shù)和線的厚度和寬度成反比。
然而，在許多情況下，很難同時滿足單線阻抗和差分阻抗。一方面，線寬（Width）和線間距（Separation）的調(diào)整范圍將受到物理設計空間的限制。例如，BGA或直列邊緣連接器中的布線和線寬受焊盤尺寸和間距的限制；另一方面，線寬和線間距的變化會影響單線阻抗和差分阻抗。因此，在一定的層疊條件下，了解線寬與線間距與阻抗之間的關系對設計師設置差分布線規(guī)則具有重要意義。使用Mentor公司的Hyperlynx軟件，可以輕松計算達到預定阻抗值的線寬與線間距關系。設計師不僅要依靠自動布線功能，還要仔細修改差分阻抗匹配和差分線隔離。
b.走平行等距線。
在確定線寬和間距后，嚴格按照計算出的線寬和間距，保持兩條線之間的間距不變，即保持平行。有兩種平行方式：一種是兩條線走在同一層（side-by-side），即同一層的差異形式；另一種是兩條線走在上下兩層（over-under），即層間差異形式。一般來說，盡量避免使用層間差異形式，因為在PCB的實際處理過程中，由于層間層壓對準精度大大低于同一層蝕刻精度和層壓過程中的介質(zhì)損失，不能保證層間介質(zhì)厚度等于層間介質(zhì)厚度，會導致層間差異對的阻抗變化。建議盡量使用同一層的差異形式。
3.遵循緊耦合的原則。
在計算線寬和間距時，應遵循緊耦合的原則，即間距小于或等于線寬的差分線。當兩條差分信號線非常接近時，電流傳輸方向相反，磁場相互抵消，電場相互耦合，電磁輻射要小得多。
4.線路應盡可能短而直。
為了保證信號的質(zhì)量，LVDS差分線應盡可能短、直；差分信號應保持布線長度一致，避免布線過長、轉(zhuǎn)彎過多；盡量使用45°或弧，避免90°轉(zhuǎn)彎；盡量減少布線中的和其他不連續(xù)因素。
5.不同差異線之間的間距不能太小。
LVDS對布線方式的選擇沒有限制。微帶線和帶狀線都可以，但必須注意有良好的參考平面。不同差分線之間的間距不宜過小，差分線間距應至少大于3~5倍。如有必要，可在不同差分線之間增加孔，以防止相互干擾。
6.遠離其他信號的LVDS信號。
對于LVDS信號等信號，如TTL信號，最好使用不同的布線層。如果由于設計限制必須使用同一層布線，LVDS布線與TTL布線之間的距離應足夠遠，至少應大于3~5倍。
7.LVDS差分信號不能跨平面分割。
雖然兩個差分信號是回流路徑，但跨平面分割不會切斷信號的回流，但由于缺乏參考平面，跨平面分割部分的傳輸線將導致不連續(xù)的阻抗。
8.接收端的匹配電阻應盡可能靠近接收引腳。
接收端與接收引腳的匹配電阻應盡可能短，接線距離應盡可能短。
9.控制匹配電阻的精度。
使用終端匹配電阻可以匹配差分傳輸線的匹配，其電阻值一般在90~130ω之間。該系統(tǒng)還需要使用該終端匹配電阻來產(chǎn)生正常工作的差分電壓。對于點到點的拓撲，接線電阻通常控制在100ω，但匹配電阻可以根據(jù)實際情況進行調(diào)整。最好將精度為1%~2%的表面電阻跨接在差分線上。如有必要，還可使用兩個電阻值為50ω的電阻，并在中間通過電容好地過濾共模噪聲。根據(jù)經(jīng)驗，10%的阻抗不匹配會產(chǎn)生5%的反射。
10.未使用的引腳處理。
所有未使用的LVDS接收器輸入引腳懸掛，所有未使用的LVDS和TTL輸出引腳懸掛，未使用的TTL輸入和控制/使引腳連接到電源或地面。
lvds連接器產(chǎn)品推薦
lvds連接器最新資訊
lvds布線要求有哪些？LVDS布線的一般原則連接器相關問答
