上篇：
5G固定無線接入陣列與RF前端的權衡取舍(上)
接上篇，本文我們將繼續介紹實現用于基站收發信機（BTS）的混合波束成型技術與全數字波束成型技術的射頻前端(RFFE)組件，并還討論專用于5G FWA市場的GaN-on-SiC前端模塊（FEM）設計。
前端半導體選項
RFFE技術選項取決于系統的EIRP和G/NF要求。這兩者都由波束成型增益確定，而波束成型增益則由陣列大小確定。為說明這一點，圖1顯示了每個信道所需的平均PA功率（PAVE）與實現65dBm EIRP的均勻矩形陣列的陣列大小和天線增益之間的關系。該圖上添加了最適合每種半導體技術的功率范圍指示。功率限值根據每項技術的基準進行設置，從而避免采用會降低組件可靠性或效率的外來功率合成或方法。隨著陣列大小變得越來越大（超過512個有源單元），每個單元的功率將變得足夠小，以便使用SiGe，然后SiGe可集成至核心波束成型器RFIC中。相反，如果前端采用GaN技術，則實現相同EIRP所需的信道數減少到1/8至1/16。
圖1：優化RFFE技術與陣列大小的關系。
系統功耗
對于可實現64dBm EIRP的陣列，圖2分析了波束成型器加前端的總PDISS與每個子陣列面板的有源單元數量之間的關系。因為誤差向量幅度（EVM）決定了前端可實現的功率回退和效率，所以圖中顯示了對應于不同EVM水平的PDISS。我們假設每個波束成型器分支的功耗為190mW，即市場上核心波束成型器的典型功耗。圖中最右邊的系統代表完全采用SiGe的解決方案，該解決方案采用512個單元，每個單元的輸出功率為2dBm，功耗約為100W。從右到左，單元的數量越來越少，每個信道的PAVE越來越高，且PDISS被優化到波束成型增益開始快速下降，同時保持EIRP迅速提升的那一點。功耗曲線的小幅變化代表前端從單級設計過渡到二級和三級設計以提供足夠增益的位置。隨著級數的遞增，效率開始下降，而功耗開始增加。
圖2：64dBm EIRP的系統功耗與陣列大小以及EVM的關系。
具有大約128個單元和一個二級14dBm輸出PA（24dBm P1dB）的陣列專用于優化系統PDISS，且無需考慮復雜性或成本，因此勘稱最佳選擇。然而，如果我們設法優化PDISS預算低于100W時的成本、復雜性和產量，最好選擇48至64個采用三級GaN PA且平均輸出功率為20至23dBm的有源信道，具體取決于EVM目標。圖16所示趨勢是PA效率越低，隨之波束成型器的效率則也越低。換句話說，選擇將陣列大小增加8倍以實現完全采用SiGe的解決方案要付出一定的代價，因為輸入信號被分為更多條路徑，且需要使用線性偏置型耗電器件將信號放大。
成本分析
相控陣的成本包括RF組件、印刷電路板材料和天線成本。采用化合物半導體前端可將陣列大小立即減少到1/8，同時PDISS不會增加。即使采用較低成本的印刷天線技術，也可以大大節省昂貴的天線基板材料成本。考慮到組件成本，目前采用4英寸晶圓制成的150nm GaN-on-SiC，每平方毫米成本僅為8英寸130nm SiGe的4.5倍。隨著6英寸GaN生產線開始實現大批量生產，GaN的成本會降至SiGe的3倍。表3簡要說明了這兩種技術的假設和相對原始裸片成本比較。采用高功率密度型化合物半導體（如采用6英寸晶圓制成的GaN）時，可將完全采用SiGe的架構原始裸片成本降低35%。雖然每個組件的硅技術成本較低，但整個系統的成本明顯更高。
GaN前端模塊
為了驗證適用于毫米波FWA陣列的GaN FEM概念，Qorvo著手設計功率最高、NF最低且可用于37至40GHz頻段的FEM。為支持集成式發射/接收陣列的發展趨勢，前端包括一個PA、集成式T/R開關和一個噪聲系數較低的LNA。該模塊具有足夠的增益，可由核心波束成型器RFIC驅動，典型驅動電平為2dBm。通過進行與圖2類似的分析，我們將FEM的PAVE選擇為23dBm，并通過分析支持ACPR≥33dBc回退線性度、EVM≤4%以及一個400MHz正交頻分復用（OFDMA）波形所需的裕量，確定了PSAT。
一個關鍵設計決策是確定使用GaAs或GaN還是結合使用這兩者。GaAs PA的裸片尺寸使FEM無法滿足39GHz頻段下3.75mm這個嚴苛的格柵間距要求。在輸出功率相當的情況下，GaN PA的裸片尺寸只有GaAs PA的1/4，同時不會降低增益，且效率稍有提高。考慮到采用LNA， 我們選擇了90nm GaAs PHEMT工藝，因為它的NF略占優勢。然而，在考慮使用額外的焊線和50Ω匹配網絡后，其凈改進只是幾個十分之一dB。經過權衡分析我們得出，最好繼續采用允許PA、LNA和T/R開關進行相互匹配的單片GaN設計。這樣的設計風險更低，更易于裝配和測試，且可采用盡可能緊湊的MMIC。系統熱分析表明，GaN-on-SiC提供的更高結溫對于被動冷卻式陣列至關重要。
如圖3所示，39GHz FEM將兩個多功能GaN MMIC集成至一個嵌入散熱板的空腔表貼封裝中，使得封裝大小可以滿足39GHz頻段下的陣列單元間距要求。每個GaN MMIC包含一個三級線性PA、三級LNA和一個低損耗高線性度SPDT開關。FEM覆蓋37.1至40.5GHz頻段，并可實現23dBm的平均輸出功率，從而支持256-QAM EVM電平和24dB發射增益。在接收模式下，NF為4.1dB，接收增益為16dB。封裝尺寸為4.5mm×6.0mm×1.8mm。
圖17：集成式39GHz GaN前端MMIC – 特意模糊圖(a)、雙信道FEM(b)和封裝(c)。
總結
FWA商業化很快就會實現，原因在于低成本頻譜資源豐富、早期監管和標準制定工作得當，并且運營商有機會快速開拓一個新市場。剩下的挑戰是要有可用的設備能夠以合理成本閉合鏈路。業界正在摸索采用混合波束成型架構和全數字波束成型架構。這些架構可充分利用不同商用半導體工藝的各自優勢。在任一種架構中使用GaN前端都可以幫助運營商和制造商實現高EIRP目標，同時最大限度地減少成本、復雜性、尺寸和功耗。為了證明可行性，Qorvo開發了一個基于高度集成GaN-on-SiC T/RMMIC的39GHz FEM，并正在開發可在適用于5G系統的其他毫米波頻段中使用的類似FEM。
