發布日期：2022-04-28 點擊率：55
Other Parts Discussed in Post: DAC34H84
作者：Robert Keller，德州儀器
當今的高速數模轉換器 (DAC) 通常都包含有許多數字信號處理模塊，讓其更加易于使用。應論述需要，我們使用了 TI 的 DAC34H84（詳見《參考文獻 1》），它是一款 4 通道、16 位、1250 Msps 的 DAC。這樣做的原因是，它是一種典型的高速數模轉換器，擁有隔離輸入和 DAC 時鐘域的輸入 FIFO、插值數字模塊、精細頻率分辨率數字正交調制、模擬正交調制器校正以及 sin(x)/x 校正（請參見圖 1）。本文將逐一介紹這些特性的功能和作用。
圖 1 DAC34H84 功能結構圖
第一個數字模塊是插值模塊，它負責增加 DAC 內部數字信號的采樣速率。一般而言，利用兩倍采樣速率增加步驟，來實現插值。利用在輸入采樣點之間插入零來完成這項工作，其在 fIF 和 FIN – fIF 產生兩個信號。通過一個數字低通濾波器后，去掉了位于 FIN – fIF 的第二個信號，只在 fIF 留有信號。使用插值的原因與大多數高速 DAC 使用的零階保持輸出結構有關。利用零階保持，DAC 根據時鐘周期初期的數字采樣對輸出振幅進行相應的設置，然后保持住，直到時鐘周期和下一個輸出采樣末端為止。這樣便產生一種“上樓梯式”的輸出，其頻率響應如方程式 1 表示：
sin(π*fIF/fs)/(?π*fIF/fs) 方程式 1
其中，fIF 為模擬輸出頻率，而 fs 為采樣速率。這種響應具有低通效果（請參見圖 2），其 f = fs/2 時的損耗為 ~ 3.5 dB，并在 fs 倍數時為零。盡管 DAC 輸出在 N*fs +/- fIF 時會有信號圖像，但較高奈奎斯特 (Nyquist) 區域的圖像振幅遠低于 fIF 處的信號，從而有更低的信噪比 (SNR)，并可能出現明顯的振幅下降。這便將大多數應用限制在 fs/2 以下的輸出信號頻率。另外，fIF 處的信號和 fs – fIF 圖像之間的間隔，隨著 fIF 接近 fs/2 而減小，從而讓 DAC 輸出端的模擬濾波器（作用是去除 fs – fIF 多余圖像）難以建立，最終將大多數應用的 fIF 限制在 fs/3 以下。
圖 2 無插值模塊的 DAC 輸出頻譜
利用 DAC 插值模塊增加 DAC 內部采樣速率，只需讓 DAC 的數字接口速率 fIN 足夠高，以允許信號帶寬傳輸，并且只需增加少量的額外帶寬便可以擁有插值濾波器過渡頻帶（實信號時 fin > 2.5*BW，復信號時 fin > 1.25*BW）。利用插值增加采樣速率，可以讓信號輕松地位于 fs/2 以下。
增加采樣速率的另一個好處是，讓數字混頻能夠將輸出IF增加至更高頻率。例如，使用 2X 插值，輸出頻率便可高于 fin/2，而如果不使用插值就不可能獲得這一結果（請參見圖 3）。一般而言，復輸入信號使用復混頻器，目的是避免混頻過程中產生圖像。混頻輸出可以為實 IF 信號，也可以是復 IF 信號，在模擬 IQ 調制器 DAC 之后有效。
圖 3 2X 插值的 DAC 輸出頻譜
將復 DAC 輸出用于模擬正交調制器 (AQM)，突出表明了高速 DAC 共有的另一個有用的數字特性—正交調制器校正模塊。該模塊負責對模擬正交調制器的增益、相位和偏移失衡進行校正，從而改善 AQM 邊帶抑制度和 LO 饋通性。
最后，位于數字信號鏈末端的是數字 FIR 濾波器，它負責對首個奈奎斯特區域的 Sin(x)/x 高低頻規律性衰減進行補償。在 DAC34H84 實施中，該濾波器可以提供高達 0.4*fDAC 的補償，且誤差低于 0.03dB。
正如本文所述，如 DAC34H84 等高速 DAC 擁有大量的數字特性。這些特性，通過降低數據速率和改善輸出信號特性，讓系統實施變得簡單和容易。
參考文獻
“四通道、16 位、1.25 GSPS 數模轉換器 (DAC)，” DAC34H84 產品說明書， LIT# SLAS751A，2011 年 6 月。
下一篇： PLC、DCS、FCS三大控
上一篇： 時鐘抖動使隨機抖動和
