更小、更高效的電源轉(zhuǎn)換器是過去幾十年來的發(fā)展方向，而這個趨勢也將持續(xù)下去。這是通過使用新拓?fù)洹⑿滦筒牧虾托录晒に噥磉_到的。歐盟2020 項目的重點是集成新型材料，所以也資助了GaNonCMOS項目。該項目的目標(biāo)是將GaN和 Si 在不同層級上進行高密度集成（PCB、堆棧和芯片），開發(fā)適用于高開關(guān)頻率和 PCB 嵌入的新型軟磁材料。與一般的主流不同，該項目的興趣不是將GaN材料使用在常見的650V范圍內(nèi)，而是運用在低于 100V 的 DC/DC 轉(zhuǎn)換，也就是服務(wù)器應(yīng)用以及汽車和航空航天工業(yè)的低功率PoL轉(zhuǎn)換器。來自奧地利、比利時、德國、荷蘭和愛爾蘭的 11 家行業(yè)領(lǐng)導(dǎo)者和研究機構(gòu)共同加入了這個項目。RECOM 集團也參與了這些新技術(shù)的開發(fā)，并遵循公司的目標(biāo)在電源轉(zhuǎn)換領(lǐng)域上帶來創(chuàng)新、集成 (3DPP) 和更可靠的解決方案。
嵌入式
該項目的重點之一是將組件嵌入到 PCB 中。使用這種技術(shù)可以在 PCB 核心中隱藏一個或多個組件。嵌入的主要限制是組件的厚度及在各種環(huán)境條件下的行為和表現(xiàn)。嵌入式組件可以是 IC、開關(guān)或無源組件，使用何種組件取決于設(shè)計目標(biāo)。厚銅層與嵌入式組件的引腳連接可以形成明確的熱路徑。IC 和 MOSFET 可以放得很近以降低寄生電感和實現(xiàn)更高的開關(guān)速度。電阻和電容等小型無源器件可以嵌入同一個空腔中，只有較大的器件留在外面，例如磁性器件、輸入或輸出電容。由于采用 FR4 耐燃材料，電容較不受到來自開關(guān)或 IC 熱壓力的影響。雖然 3D 結(jié)構(gòu)讓整個布局變得更加復(fù)雜，但它具有更小的開關(guān)和控制回路的優(yōu)勢。其他重要的優(yōu)點包括較小的面積和防止逆向工程的保護。
另一種方法是降低 PCB 的厚度。例如，在降壓轉(zhuǎn)換器的設(shè)計中電感通常是最高的器件。如果需要非常扁平的設(shè)計，有可能無法找到合適的薄型電感，而這個項目實現(xiàn)了嵌入式磁性器件的想法。但是當(dāng)特定參數(shù)的芯片尺寸太大無法嵌入，要如何嵌入所需的電感？磁性片材為解決之道。具某些磁性特性且非常薄的材料（100-200 μm）可以切割成不同的形狀并放在 PCB 上。PCB的布線形成了繞線結(jié)構(gòu)。與緊湊但較高的片式電感相比，這種電感有較大的面積，而且已經(jīng)有好幾種采用這種技術(shù)的例子。減少空間的最佳方法是讓電感的面積與 PCB 上其他小器件的面積差不多一樣（請見圖 1）。下面的插圖描繪了內(nèi)層使用有繞組的環(huán)形磁芯形狀來形成環(huán)形電感（請見圖 2）。其他形狀和繞組結(jié)構(gòu)也可能可行，取決于可用空間、必要的耦合、電流容量等因素。圖 3 描繪了一個簡單的 1:1 變壓器設(shè)計，磁性材料采用相同的環(huán)形磁芯形狀。嵌入式變壓器的優(yōu)點是增加了污染等級并降低了爬電距離和間隙要求。要滿足更高電感值和更高電流所需的面積明顯增加了。雖然磁片的嵌入過程已在更大的范圍上 (10x10 cm) 得到驗證，但最理想的是較低電流的應(yīng)用，最高到2A。有些參數(shù)會造成影響，例如繞組數(shù)量會增加電感的直流電阻但降低整體效率。
材料及可靠性
在項目中測試了 10 多種不同的磁性片材以確定是否適合嵌入。就如片式電感一樣，片材也有不同的屬性。片材是在高壓下嵌入然后封裝在 PCB 中。為了評估電氣參數(shù)的穩(wěn)定性和機械一致性，根據(jù)汽車標(biāo)準(zhǔn)（AEC Q200）對大量樣品進行了長期可靠性測試，包括：溫度循環(huán)（2000 次）、溫濕度偏壓（85°C、85% RH 下 1000 小時）、高溫儲存（125°C下1000 小時）、低溫儲存（-55°C下1000小時），以及高度加速壓力測試（130°C、85% RH 下 96 小時）。只有少數(shù)材料不但通過了這些測試也沒有改變參數(shù)或造成 PCB分層。這些知識有助于運用這個技術(shù)，在設(shè)計階段避開風(fēng)險材料因為有些材料會在嵌入過程中破裂。
大多數(shù)片材適用于 1MHz 至 5MHz 之間的開關(guān)頻率。除了對磁性片材進行測試以外，該項目還開發(fā)適合20MHz左右開關(guān)頻率的新型磁性材料。在幾項試驗的過程中也成功產(chǎn)出了一種可以嵌入的新型化合物。
芯片級集成
正如項目名稱所示，目標(biāo)之一是將GaN器件（開關(guān)）與 CMOS 驅(qū)動器集成在一起。為了符合集成過程的電氣和物理要求，GaN和 Si 器件均在開發(fā)過程中歷經(jīng)多次迭代的自行開發(fā)和制造。新開發(fā)的工藝稱為晶圓直接鍵合 (IBM)，能在切割之前鍵合兩個晶圓。這個復(fù)雜的過程仍在測試階段，但當(dāng)預(yù)期的障礙被克服后，這將是芯片集成的另一個里程碑，因為一個器件結(jié)合了兩種半導(dǎo)體材料的優(yōu)點達到了兩全其美。實際上，驅(qū)動器和開關(guān)之間沒有寄生電感的話可以在數(shù)百 MHz 范圍內(nèi)實現(xiàn)極高的開關(guān)頻率，結(jié)果是無源組件（磁性組件和電容器）的尺寸必須夠小，進而大幅降低功率轉(zhuǎn)換的體積。
圖 1 – 降壓轉(zhuǎn)換器的嵌入式環(huán)形電感器設(shè)計及繞組層（AT&S 和 RECOM）
圖 2 – 降壓轉(zhuǎn)換器的嵌入式環(huán)形電感器設(shè)計的側(cè)視圖，顯示了PCB 內(nèi)的磁片（AT&S 和 RECOM）
圖 3 – 具有明顯分離繞組的環(huán)形變壓器設(shè)計示例 (AT&S)
圖 4 – 有分層（左）和無分層（右）的嵌入式磁片橫截面 (AT&S)
