發布日期：2022-07-14 點擊率：40
針對DSP而優化
FIFO以及獲得較大的緩沖區。與目前使用的其它低成本FPGA相比,Spartan-3器件可提供更多的存儲位數。對于許多DSP設計而言,最重要的資源是FPGA內的嵌入式存儲器,而不是邏輯電路或者乘法器。因為存儲資源不足,采用競爭的低成本器件的設計工程師不得不選用更大規模的器件或采用外部存儲器來構建系統,而這些系統只需一片體積很小的Spartan-3 FPGA就可以得到實現。
圖1:增強型架構允許用
單個LUT代替16個寄存器。
常見的DSP功能實現
濾波器的兩個實現示例來說明這些特性是如何影響器件的利用率。一個是基于乘法累加器(MAC)的實現,另一個是基于多通道分布式算法(DA)的實現。
作者:Suhel Dhanan
Spartan解決方案高級營銷經理
賽靈思公司
