發布日期：2022-07-14 點擊率：120
優化 SoC、DSP 與 MCU 的功耗能夠帶來顯著優勢。與此同時,還可進一步加強不同 IC 設計團隊之間的協作。本文匯集了德州儀器在 DSP、MCU 以及模擬業務部有關電源設計骨干力量的智慧,將討論當前日益突顯的電源問題解決方案。
電源:從設計角度上講,減少耗電,追求更高性能是關鍵,但供電不夠,則一事無成。
我們生活在一個電力有限的世界中。電池供電的系統是供電問題討論最多的環節,但實際上電源問題無所不在,從額定千瓦級的工業馬達,到移動電話,乃至每周喚醒一次發送遙感信息、由傳感器啟動的設備,不一而足。到 2020 年,僅美國的能耗預計就將增長約 32%。人們對電力的巨大需求對自然資源、電網、我們的錢包以及企業發展均提出了巨大挑戰。
努力實現更加節能的未來,這將使低功耗技術的重要性進一步突顯。工程師十多年來一直在努力解決電源問題,在電源管理芯片、系統以及軟件方面取得了一些重大進展。
從制造角度上講,工藝工程師不斷降低供電電壓,縮減晶體管尺寸。數字信號處理器 (DSP)、應用處理器與微控制器 (MCU) 的設計人員不斷提高技術創造性,推出了越來越多的節能模式,采用時鐘門控與低功耗單元庫等技術補充低功耗工藝。此外,系統設計人員與軟件工程師也開發了多種選擇技術。
隨著產品特性的發展與消費者預期的提高,用更少的能源實現更高性能的需求始終保持不變。半導體技術通過結合高效與智能,在節能領域中正發揮著重要作用。在芯片與系統設計中確保節能特性,使我們日常使用的產品更加高效,這將幫助消費者更好地承擔節能環保義務。
那么,我們怎么才能使節能技術更上層樓呢？業界規劃遠景目標的一個重要途徑,就是認真考察當前技術發展趨勢并明確其發展反向。不同技術的集成至少可以解決部分節能問題。與生活中許多情況一樣,其整體的效果大于個體之和。
工藝技術的細微差別
工藝流程節點從 90 納米向 65 納米再向 45 納米的過渡,使芯片功耗不斷降低,這主要是由于高密度芯片的工作電壓較低,功率與電壓的平方成正比。然而,這也會帶來不良影響,高級工藝的隔離層越來越薄會導致某個靜態電路的漏電加大。
為了在 DSP、應用處理器或片上系統 (SoC) 不增加功能值的情況下控制工作電流的功率損失,IC 設計人員發明了時鐘門控等技術,可在芯片某些部分不使用的情況下將其關閉。在系統不使用芯片時,還可將整個芯片關閉,從而實現更顯著的節電效果。這種方法盡管效率很高,但有時需要采用極低功耗的 MCU 進行調節。此外,在系統需要打開較大芯片時,這就要求實現極為緊密的 MCU 與 SoC 鏈接 (linkage),確保即時操作與 SoC 的迅速喚醒。
盡管這些技術仍在發揮重要作用,但是,如果在此基礎上做細微的變化,還能進一步提高節能性。例如,德州儀器 (TI) 的 Smart Reflex技術可充分利用工藝范圍 (process corner) 各種變化優勢,監控器件在硅接點 (silicon junctions) 處的工作情況、操作模式以及溫度。有關數據使系統設計人員可通過動態調節電壓與頻率,實現最大限度地降低功耗。此外,Smart Reflex 技術還可調整多核芯片的用電,降低芯片級功耗。
芯片間協作
DSP 與 SoC 的電源高級技術取得了許多進展的同時,不過它們本身從定義上說仍是門數量較高的器件,在不同占空比情況下,有時如果將某些功能轉移至片外,比如用低功耗 MCU 作為系統監控器,可能更省電。不過,這樣做必須滿足兩個條件:一是芯片間的通信必須做到快速、可靠與高效,二是 MCU 必須工作在極低的功耗下,并要支持快速喚醒與關斷時間。
圖 1 顯示了小型 MCU 對主處理器的電源排序與電源管理技術。MCU 上的軟件例程按適當順序啟動主處理器穩壓器,并通過內部 ADC 檢驗電源軌達到適當電壓的時間。不需要主處理器時,可采用穩壓器的關斷特性來關閉主處理器,從而可將主處理器的耗電從 70 微安降至幾微安。
圖1:MCU 管理主處理器的電源排序,并實施電源管理。
系統需要的一些始終工作的簡單功能如果不是由門數較多的 SoC 或 DSP 執行,而是由配合 DSP 工作的 MCU 完成,通?？蓪崿F更低的功耗。其它這樣的系統或監控功能還包括:
DSP 通常采用多個電源軌,必須上電排序才能實現正常工作。從系統級講,電源監控、復位監控以及電源排序等都是非?；镜谋O控功能,這些功能往往通過固定功能器件執行。系統設計人員在低功耗設計中選用 DSP 時應考慮四大特性:
盡管固定功能器件可用于管理處理器電源,但固定功能器件的功能比較單一,不能支持其它功能,特別是在不需要主處理器時,不能夠將其關閉。利用小型低功耗 MCU 取代固定功能器件,在實現對主處理器進行電源管理的同時,還可執行排序、監控以及系統級監控等功能。
再返回到第二個要求,MCU 本身就是低功耗器件,這也是系統設計人員在選擇 MCU 作為監控處理器時必須考慮的問題。工藝技術與工作電壓當然至關重要,不過,MCU 架構的重要性也不容忽視。在許多方面,MCU 的電源優化原則與 SoC 或 DSP 都是通用的。
例如,MCU 應提供以下功能:
DMA 功能非常重要,因為大部分能量都是在 MCU 僅收集 ADC 樣片或移動數據時浪費的。DMA 使 ADC 可將數據樣片直接存儲至存儲器,這樣 MCU 在執行所需大量樣片之前就可一直處于待機狀態。隨后,MCU 可喚醒并處理樣片,然后再盡快返回待機狀態。
TI 最新 MSP430F5xx MCU 系列等低功耗 MCU 具備一種全新的創新技術,可根據處理負載動態調節內核電壓與時鐘速度。如前所述,MCU 功率與電壓的平方成正比,而最大 MCU 時鐘速度則與內核電壓成正比。在處理負載高低不同時,用戶可在運行中調整時鐘速度與內核電壓,從而優化 MCU 電源。
SoC、DSP 及其電源之間的互動對功耗與系統性能都是一個至關重要的系統級問題。供電太大,就會浪費能源；而供電不足,則會影響性能。
明確電源供電的大小,使其剛好滿足較大 IC 需求,就得詳細了解 DSP 在最大電壓上的最大負載。不過,通常我們只能在 DSP 設計工作的最后階段才能掌握到這種信息。
此外,上電與斷電排序還需要精確的協作。由于 SoC 與 DSP 通常采用多個電源軌,必須根據特定排序供電,因此電源必須能夠在較大芯片所允許的時間范圍內對狀態變化做出響應。多次嘗試不同的上電排序將就會浪費電源,并影響性能。
電源管理 IC 和相關組件可通過工藝技術改善實現更低的功耗,降低功耗的工作模式使電源管理 IC 本身的損耗更低。例如,工藝技術的提高可實現更低功耗的開關電阻,更少的門電容以及更低的漏電流,從而分別降低了 I2R 損耗、開關損耗以及偏壓／靜態電流。再如,上述各種技術發展可用于降低 TI 最新低功耗 DSP 與應用處理器的功耗,這種新產品的功耗僅是前代器件的三分之一。此外,大多數新型電源 IC 都具備省電模式,在輸出電壓開始下降時僅打開脈寬調制器 (PWM) 開關,不用連續開關,從而可降低開關損耗,如下列給出的 TPS62290 效率曲線所示,這是一款采用 2 毫米 x 2 毫米 QFN封裝的1 A 降壓轉換器。
圖2:高效省電模式與強制 PWM 模式的輸出電流比較。
多種技術良好協作
隨著新一代電源效率技術的發展,技術更趨成熟,更多要依靠不同 IC 之間的協作。這一趨勢提出了兩大問題,一是所支持的芯片真的能夠最高效地與 DSP 或 SoC 進行通信嗎？二是芯片間通信會不會影響系統性能？
我們從目前技術發展的態勢可以看出,下一代節電技術需要將不同領域的技術進行高度整合。除了超前的芯片技術之外,統一系統級電源管理途徑正變得日益重要,因而,DSP、SoC、MCU 以及模擬電源管理的設計人員之間的公開交流協作也是至關重要的。
此外,半導體公司必須想辦法使系統設計人員充分利用芯片內置的成熟技術,否則就不能使系統充分發揮各種節能潛力。
TI 針對特定設計環境下特定芯片的電源性能折中平衡問題推出了專門應用手冊,有關信息采用數據手冊形式顯示。與此同時,當半導體公司為系統設計人員推出有助于設計人員明確電壓與頻率安全調節的上下限的工具時,Smart Reflex 等技術也變得極為有用了。更不用提在應用執行中自動動態調節電源管理選項所需的軟件設計與支持。
為系統設計人員提供可幫助他們調節不同 IC 內置的電源管理按鈕的工具,實現優化系統,這是實現下一代電源效率的重要步驟。
從系統設計角度來說,這還要求各組件可在更高級的技術水平上緊密協作,而這種協作可在 SoC 或 DSP 的設計階段就開始。模擬、MCU 以及電源的設計人員可為 SoC 或 DSP 設計團隊提供重要的幫助。
參考
如欲了解關于當前和未來電源解決方案的更多信息,敬請訪問 和。
關于作者
Leon Adams 是德州儀器的 DSP 戰略市場營銷經理,負責管理 TI 的 DSP 產品規劃、定位、定格、客戶服務以及市場以及競爭評估等。他為 TI DSP 推出 eXpressDSP軟件技術與三個指令集架構 (ISA) 平臺的戰略發揮了重要作用。
Kevin Belnap是德州儀器 MSP430 超低功耗微控制器部的產品營銷經理,負責管理全球市場營銷活動,包括營業收入、客戶服務(customer engagements)、市場開發與公關等。
Jeff Falin 是德州儀器便攜式應用部的高性能模擬工廠應用工程師,他主要為多種消費類電子產品(從手機至液晶電視)的線性穩壓器與高效開關電源 IC 提供客戶應用支持。
